

5.2 计数器

5.2.1 计数器的特点和分类

5.2.2 二进制计数器

5.2.3 十进制计数器

5.2.4 N进制计数器

5.2.1 计数器的特点和分类

计数器：能够记忆输入脉冲个数的电路。

计数器的特点：输入信号主要是计数脉冲CP，输出通常是现态的函数，因此计数器是一种Moore型时序电路。

输入脉冲到来时，需要更新状态的触发器，能同时翻转，即计数器中各个触发器的时钟信号都是输入的计数脉冲。

计数器

同步计数器

二进制数计数器

十进制数计数器

N进制数计数器

异步计数器

二进制数计数器

十进制数计数器

N进制数计数器

加法计数器
减法计数器
可逆计数器

加法计数器
减法计数器
可逆计数器

·

·

·

·

·

输入脉冲到来时，需要更新状态的触发器异步翻转，即计数器中各个触发器的时钟信号有的是输入计数脉冲，有的是其它触发器的输出。


5.2.2 二进制数计数器

1. 二进制数同步计数器

● 3位二进制数同步加法计数器

① 状态图

排列顺序:




② 选择触发器, 求时钟方程、输出方程和状态方程

(1) 选用3个 CP 下降沿触发的 JK 触发器: FF_0 、 FF_1 、 FF_2 。

(2) 时钟方程: $CP_0 = CP_1 = CP_2 = CP$

(3) 输出方程: $C = Q_2^n Q_1^n Q_0^n$

排列顺序：



(4) 状态方程：根据次态的卡诺图计算


$$\left\{ \begin{array}{l}
 Q_0^{n+1} = \overline{Q_0^n} \\
 Q_1^{n+1} = \overline{Q_1^n} Q_0^n + Q_1^n \overline{Q_0^n} \\
 Q_2^{n+1} = Q_2^n \overline{Q_1^n} + Q_2^n \overline{Q_0^n} + \overline{Q_2^n} Q_1^n Q_0^n
 \end{array} \right.$$

③ 求驱动方程

有两种方法：

$$\left\{ \begin{array}{l}
 (1) \text{用特性方程和状态方程} \\
 (2) \text{通过分析时序图}
 \end{array} \right.$$

时序图



$000 \xrightarrow{/0} 001 \xrightarrow{/0} 010 \xrightarrow{/0} 011$
 $/1 \uparrow$ $\downarrow /0$
 $111 \xleftarrow{/0} 110 \xleftarrow{/0} 101 \xleftarrow{/0} 100$

FF₀每输入一个时钟脉冲翻转一次

FF₁在Q₀=1时, 在下一个CP触发沿到来时翻转。


FF₂在Q₀=Q₁=1时, 在下一个CP触发沿到来时翻转。

$$J_0 = K_0 = 1$$

$$J_1 = K_1 = Q_0^n$$

$$J_2 = K_2 = Q_1^n Q_0^n$$

④画逻辑电路图



由于没有无效状态，电路能自启动。

⑤推广到 n 位二进制同步加法计数器

驱动方程

$$\begin{cases} J_0 = K_0 = 1 \\ J_1 = K_1 = Q_0^n \\ J_2 = K_2 = Q_1^n Q_0^n \\ \dots\dots\dots \\ J_{n-1} = K_{n-1} = Q_{n-2}^n Q_{n-3}^n \cdots Q_1^n Q_0^n \end{cases}$$

输出方程

$$C = Q_{n-1}^n Q_{n-2}^n \cdots Q_1^n Q_0^n$$


计数器计数容量、长度或模

- 一个计数器能够记忆输入脉冲的数目叫做计数器的计数容量或长度或模。
 - 例如前面介绍的3位二进制同步加法计数器，从状态000开始，输入8个CP脉冲时，就计满归零，它的计数容量=长度=模=8。
- 计数器的容量、长度或模，就是电路的有效状态个数。
- 如果用 n 表示状态图中二进制数的位数，也就是计数器中时钟触发器的个数，用 M 表示计数器的容量、长度或模，那么在 n 位二进制数计数器中有： $M=2^n$
 - 在 n 位十进制计数器中 $M=10^n$
 - 在 n 位 N 进制计数器中有 $M=N^n$ 。

● 3位二进制同步减法计数器

① 状态图

排列顺序：



② 选择触发器，求时钟方程、输出方程和状态方程

(1) 选用3个 CP 下降沿触发的 JK 触发器： FF_0 、 FF_1 、 FF_2 。

(2) 时钟方程： $CP_0 = CP_1 = CP_2 = CP$

(3) 输出方程： $B = \overline{Q_2^n} \overline{Q_1^n} \overline{Q_0^n}$

(4) 状态方程


$$\left\{ \begin{array}{l} Q_0^{n+1} = \overline{Q_0^n} \\ Q_1^{n+1} = \overline{Q_1^n} \overline{Q_0^n} + Q_1^n Q_0^n \\ Q_2^{n+1} = \overline{Q_2^n} \overline{Q_1^n} \overline{Q_0^n} + Q_2^n Q_1^n + Q_2^n Q_0^n \end{array} \right.$$

③求驱动方程

有两种方法：

$$\left\{ \begin{array}{l} (1) \text{用特性方程和状态方程} \\ (2) \text{通过分析时序图} \end{array} \right.$$

时序图



$$000 \xleftarrow{/0} 001 \xleftarrow{/0} 010 \xleftarrow{/0} 011$$

$$/1 \downarrow \qquad \qquad \qquad \uparrow /0$$

$$111 \rightarrow 110 \rightarrow 101 \rightarrow 100$$

$$\qquad \quad /0 \quad \quad /0 \quad \quad /0$$

FF₀每输入一个时钟脉冲翻转一次。

$$J_0 = K_0 = 1$$


FF₁在Q₀=0时, 在下一个CP触发沿到来时翻转。

$$J_1 = K_1 = \overline{Q_0}^n$$

FF₂在Q₀=Q₁=0时, 下一个CP触发沿到来时翻转。

$$J_2 = K_2 = \overline{Q_1}^n \overline{Q_0}^n$$

④画逻辑电路图



由于没有无效状态，电路能自启动。

⑤推广到 n 位二进制同步减法计数器

驱动方程

$$\begin{cases} J_0 = K_0 = 1 \\ J_1 = K_1 = \overline{Q_0}^n \\ J_2 = K_2 = \overline{Q_1}^n \overline{Q_0}^n \\ \dots\dots\dots \\ J_{n-1} = K_{n-1} = \overline{Q_{n-2}}^n \overline{Q_{n-3}}^n \dots \overline{Q_1}^n \overline{Q_0}^n \end{cases}$$

输出方程

$$B = \overline{Q_{n-1}}^n \overline{Q_{n-2}}^n \dots \overline{Q_1}^n \overline{Q_0}^n$$

● 3位二进制同步可逆计数器

在加减控制信号管理下，把二进制同步加法计数器和减法计数器组合起来，便可获得二进制同步可逆计数器。

$$\begin{cases} J_0 = K_0 = 1 \\ J_1 = K_1 = Q_0^n \\ J_2 = K_2 = Q_1^n Q_0^n \end{cases}$$

$$\begin{cases} J_0 = K_0 = 1 \\ J_1 = K_1 = \overline{Q_0}^n \\ J_2 = K_2 = \overline{Q_1}^n \overline{Q_0}^n \end{cases}$$


用 $\overline{U/D}$ 表示加减控制信号， $\overline{U/D} = 0$ 时作加计数， $\overline{U/D} = 1$ 时作减计数，便可得到二进制同步可逆计数器的驱动方程：

$$\begin{cases} J_0 = K_0 = 1 \\ J_1 = K_1 = \overline{\overline{U/D}} \cdot Q_0^n + \overline{U/D} \cdot \overline{Q_0}^n \\ J_2 = K_2 = \overline{\overline{U/D}} \cdot Q_1^n Q_0^n + \overline{U/D} \cdot \overline{Q_1}^n \overline{Q_0}^n \end{cases}$$

输出方程

$$C/B = \overline{\overline{U/D}} \cdot Q_0^n Q_1^n Q_2^n + \overline{U/D} \cdot \overline{Q_0}^n \overline{Q_1}^n \overline{Q_2}^n$$

电路图




$$\begin{cases} J_0 = K_0 = 1 \\ J_1 = K_1 = \overline{\overline{U/D}} \cdot Q_0^n + \overline{U/D} \cdot \overline{Q_0}^n \\ J_2 = K_2 = \overline{\overline{U/D}} \cdot Q_1^n Q_0^n + \overline{U/D} \cdot \overline{Q_1}^n \overline{Q_0}^n \end{cases}$$

$$C/B = \overline{\overline{U/D}} \cdot Q_0^n Q_1^n Q_2^n + \overline{U/D} \cdot \overline{Q_0}^n \overline{Q_1}^n \overline{Q_2}^n$$

● 集成二进制同步计数器


- 集成4位二进制同步加法计数器

74LS163的引脚排列和74LS161相同，
不同之处是74LS163采用同步清零方式。




输 入									输 出			
CP	$\overline{CR}$	$\overline{LD}$	CT_P	CT_T	D_0	D_1	D_2	D_3	D_0	Q_1	Q_2	Q_3
×	0	×	×	×	×	×	×	×	0	0	0	0
↑	1	0	×	×	d_0	d_1	d_2	d_3	d_0	d_1	d_2	d_3
×	1	1	0	1	×	×	×	×	保持			
×	1	1	×	0	×	×	×	×	保持, $CO=0$			
↑	1	1	1	1	×	×	×	×	计数			

● 双4位集成二进制同步加法计数器CC4520



(a) 引脚排列图



(b) 逻辑功能示意图


①CR=1时，异步清零。

②CR=0、EN=1时，在CP脉冲上升沿作用下进行加法计数。


③CR=0、CP=0时，在EN脉冲下降沿作用下进行加法计数。

④CR=0、EN=0或CR=0、CP=1时，计数器状态保持不变。

● 4位集成二进制同步可逆计数器




(a) 引脚排列图




(b) 逻辑功能示意图

$\overline{U/D}$ 是加减计数控制端； $\overline{CT}$ 是使能端； $\overline{LD}$ 是异步置数控制端； $D_0 \sim D_3$ 是并行数据输入端； $Q_0 \sim Q_3$ 是计数器状态输出端； CO/BO 是进位借位信号输出端； $\overline{RC}$ 是多个芯片级联时级间串行计数使能端， $\overline{CT} = 0$ ， $CO/BO = 1$ 时， $\overline{RC} = CP$ ，由 $\overline{RC}$ 端产生的输出进位脉冲的波形与输入计数脉冲的波形相同。

$$(\overline{RC} = \overline{CP} \cdot CO/BO \cdot \overline{CT})$$



(a) 引脚排列图



(b) 逻辑功能示意图


CR是异步清零端，高电平有效；LD是异步置数端，低电平有效； CP_U 是加法计数脉冲输入端； CP_D 是减法计数脉冲输入端； $D_0 \sim D_3$ 是并行数据输入端； $Q_0 \sim Q_3$ 是计数器状态输出端；CO是进位脉冲输出端；BO是借位脉冲输出端；多个74LS193级联时，只要把低位的CO端、BO端分别与高位的 CP_U 、 CP_D 连接起来，各个芯片的CR端连接在一起，LD端连接在一起，就可以了。

2. 二进制数异步计数器

● 3位二进制异步加法计数器

①状态图


排列顺序:



②选择触发器，求输出方程、时钟方程和状态方程

(1)选用3个 CP 下降沿触发的 JK 触发器: FF_0 、 FF_1 、 FF_2 。

(2)输出方程: $C = Q_2^n Q_1^n Q_0^n$



(3)时钟方程:

FF_0 每输入一个时钟脉冲翻转一次, $CP_0 = CP$

FF_1 在 Q_0 由1变0时翻转, $CP_1 = Q_0$

FF_2 在 Q_1 由1变0时翻转。 $CP_2 = Q_1$

(4) 状态方程

无论是 FF_0 、还是 FF_1 、 FF_2 ，都是需要翻转时有下降沿，不需要翻转时没有下降沿，据此可得下列状态方程：



$$\begin{cases} Q_0^{n+1} = \overline{Q_0}^n & \text{CP下降沿时刻有效} \\ Q_1^{n+1} = \overline{Q_1}^n & Q_0\text{下降沿时刻有效} \\ Q_2^{n+1} = \overline{Q_2}^n & Q_1\text{下降沿时刻有效} \end{cases}$$

③ 求驱动方程

3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿，所以3个触发器都应接成T'型。

$$\text{驱动方程: } \begin{cases} J_0 = K_0 = 1 \\ J_1 = K_1 = 1 \\ J_2 = K_2 = 1 \end{cases}$$


④ 电路图



● 3位二进制异步减法计数器

①状态图

排列顺序:




②选择触发器，求输出方程、时钟方程和状态方程

(1)选用3个 CP 下降沿触发的 JK 触发器： FF_0 、 FF_1 、 FF_2 。

(2)输出方程： $B = \overline{Q_2^n} \overline{Q_1^n} \overline{Q_0^n}$

时序图



(3)时钟方程：因为选用下降沿有效的触发器，所以

FF₀每输入一个时钟脉冲翻转一次，

FF₁在Q₀由0变1时翻转，

FF₂在Q₁由0变1时翻转。

$$CP_0 = CP$$

$$CP_1 = \overline{Q_0}$$

$$CP_2 = \overline{Q_1}$$

(4) 状态方程

三个时钟触发器均应为T'型，因为无论是FF₀、还是FF₁、FF₂，需要翻转时有下降沿，不需要翻转时没有下降沿,或者说,在各个触发器时钟脉冲的有效沿到来时,都有翻转。 , 据此可得下列状态方程：

$$\left\{ \begin{array}{ll} Q_0^{n+1} = \overline{Q_0}^n & \text{CP下降沿时刻有效} \\ Q_1^{n+1} = \overline{Q_1}^n & \overline{Q_0}\text{下降沿时刻有效} \\ Q_2^{n+1} = \overline{Q_2}^n & \overline{Q_1}\text{下降沿时刻有效} \end{array} \right.$$


③ 求驱动方程

3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿，所以3个触发器都应接成 T' 型。

驱动方程：

$$\begin{cases} J_0 = K_0 = 1 \\ J_1 = K_1 = 1 \\ J_2 = K_2 = 1 \end{cases}$$



④ 电路图



二进制异步计数器中各触发器级间连接规律

连 接 规 律	T' 触发器的触发沿	
	上 升 沿	下 降 沿
加 法 计 数	$CP_i = \overline{Q}_{i-1}$	$CP_i = Q_{i-1}$
减 法 计 数	$CP_i = Q_{i-1}$	$CP_i = \overline{Q}_{i-1}$

● 4位集成二进制异步加法计数器74LS197



① $\overline{CR}=0$ 时异步清零。


② $\overline{CR}=1$ 、 $\overline{CT/LD}=0$ 时异步置数。

③ $\overline{CR}=\overline{CT/LD}=1$ 时，异步加法计数。若将输入时钟脉冲 CP 加在 CP_0 端、把 Q_0 与 CP_1 连接起来，则构成4位二进制即16进制异步加法计数器。若将 CP 加在 CP_1 端，则构成3位二进制数即8进制计数器， FF_0 不工作。如果只将 CP 加在 CP_0 端， CP_1 接0或1，则形成1位二进制即二进制计数器。因此它也叫做二-八-十六进制计数器。

4.2.3 十进制计数器

1. 十进制同步计数器

● 十进制同步加法计数器




十进制计数器就是按BCD码进行计数的电路

选用4个 CP 下降沿触发的 JK 触发器: FF_0 、 FF_1 、 FF_2 、 FF_3 。

时钟方程: $CP_0 = CP_1 = CP_2 = CP_3 = CP$

输出方程: $C = Q_3^n Q_0^n$



$Q_3^n Q_2^n$					
$Q_1^n Q_0^n$		00	01	11	10
	00	0001	0101	× × × ×	1001
	01	0010	0110	× × × ×	0000
	11	0100	1000	× × × ×	× × × ×
	10	0011	0111	× × × ×	× × × ×

次态卡诺图

$Q_3^n Q_2^n$					
$Q_1^n Q_0^n$		00	01	11	10
	00	0	0	×	1
	01	0	0	×	0
	11	0	1	×	×
	10	0	0	×	×

(d) Q_3^{n+1} 的卡诺图

状态方程

$$Q_0^{n+1} = \overline{Q_0^n} = 1 \cdot \overline{Q_0^n} + \overline{1} \cdot Q_0^n$$

$$Q_1^{n+1} = \overline{Q_3^n} Q_0^n \cdot \overline{Q_1^n} + \overline{Q_0^n} \cdot Q_1^n$$

$$\begin{aligned} Q_2^{n+1} &= \overline{Q_2^n} Q_1^n Q_0^n + Q_2^n \overline{Q_1^n} + Q_2^n \overline{Q_0^n} \\ &= Q_1^n Q_0^n \cdot \overline{Q_2^n} + \overline{Q_1^n} Q_0^n \cdot Q_2^n \end{aligned}$$


$$Q_3^{n+1} = Q_2^n Q_1^n Q_0^n \cdot \overline{Q_3^n} + \overline{Q_0^n} \cdot Q_3^n$$

$$\begin{cases} Q_0^{n+1} = 1 \cdot \bar{Q}_0^n + \bar{1} \cdot Q_0^n \\ Q_1^{n+1} = \bar{Q}_3^n Q_0^n \cdot \bar{Q}_1^n + \bar{Q}_0^n \cdot Q_1^n \\ Q_2^{n+1} = Q_1^n Q_0^n \cdot \bar{Q}_2^n + \overline{Q_1^n Q_0^n} \cdot Q_2^n \\ Q_3^{n+1} = Q_2^n Q_1^n Q_0^n \cdot \bar{Q}_3^n + \bar{Q}_0^n \cdot Q_3^n \end{cases}$$

$$Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$$

用状态方程和特征方程进行比较，得驱动方程：

$$\begin{cases} J_0 = K_0 = 1 \\ J_1 = \bar{Q}_3^n Q_0^n, K_1 = Q_0^n \\ J_2 = K_2 = Q_1^n Q_0^n \\ J_3 = Q_2^n Q_1^n Q_0^n, K_3 = Q_0^n \end{cases}$$




将无效状态1010~1111分别代入状态方程和输出方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。

● 十进制同步减法计数器

状态图

排列顺序:

$$Q_3^n Q_2^n Q_1^n Q_0^n \xrightarrow{/B}$$



选用4个 CP 下降沿触发的 JK 触发器: FF_0 、 FF_1 、 FF_2 、 FF_3 。

时钟方程:

$$CP_0 = CP_1 = CP_2 = CP_3 = CP$$

输出方程:

$$B = \overline{Q_3^n} \overline{Q_2^n} \overline{Q_1^n} \overline{Q_0^n}$$

$Q_3^n Q_2^n \backslash Q_1^n Q_0^n$		$Q_3^n Q_2^n$			
		00	01	11	10
00	00	1	0	×	0
01	01	0	0	×	0
11	11	0	0	×	×
10	10	0	0	×	×

B 的卡诺图

次态卡诺图

$Q_3^n Q_2^n \backslash Q_1^n Q_0^n$		$Q_3^n Q_2^n$			
		00	01	11	10
$Q_1^n Q_0^n$	00	1001	0011	× × × ×	0111
	01	0000	0100	× × × ×	1000
	11	0010	0110	× × × ×	× × × ×
	10	0001	0101	× × × ×	× × × ×

状态方程

$Q_3^n Q_2^n$		00	01	11	10
$Q_1^n Q_0^n$		1	0	×	0
00		0	0	×	1
01		0	0	×	×
11		0	0	×	×
10		0	0	×	×

(d) Q_3^{n+1} 的卡诺图

$$Q_0^{n+1} = \overline{Q_0}^n = 1 \cdot \overline{Q_0}^n + \overline{1} \cdot Q_0^n$$

$$\begin{aligned} Q_1^{n+1} &= Q_2^n \overline{Q_1}^n \overline{Q_0}^n + Q_3^n \overline{Q_1}^n \overline{Q_0}^n + Q_1^n Q_0^n \\ &= \overline{\overline{Q_2}^n \overline{Q_3}^n \overline{Q_0}^n} \cdot \overline{Q_1}^n + Q_0^n \cdot Q_1^n \end{aligned}$$

$$\begin{aligned} Q_2^{n+1} &= Q_3^n \overline{Q_2}^n Q_0^n + Q_2^n Q_1^n + Q_2^n Q_0^n \\ &= Q_3^n Q_0^n \cdot \overline{Q_2}^n + \overline{\overline{Q_1}^n \overline{Q_0}^n} \cdot Q_2^n \end{aligned}$$

$$Q_3^{n+1} = \overline{\overline{Q_2}^n \overline{Q_1}^n \overline{Q_0}^n} \cdot \overline{Q_3}^n + Q_0^n \cdot Q_3^n$$

● 十进制同步可逆计数器

可以用三种方法获得十进制同步可逆计数器：

1. 先画出按照8421 BCD码进行十进制可逆计数的状态图。再选择触发器，求出时钟、输出、状态、驱动方程，最后便可画出逻辑电路图。
2. 十进制加法计数器和十进制减法计数器用与或门组合起来，并用 $\bar{U}/D$ 作为控制信号，亦可获得十进制同步可逆计数器。
具体的说，用与或门把两者的驱动方程组合起来，和控制条件 $\bar{U}/D$ 与（ $\bar{U}/D=0$ 加法计数； $\bar{U}/D=1$ 减法计数）。
3. 在4位二进制（十六进制）同步可逆计数器的基础上，通过修改驱动逻辑和输出逻辑，也可以获得十进制同步可逆计数器。

● 集成十进制同步计数器

集成十进制同步加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、74163相同，不同的是，74160和74162是十进制同步加法计数器，而74161和74163是4位二进制（16进制）同步加法计数器。此外，74160和74162的区别是，74160采用的是异步清零方式，而74162采用的是同步清零方式。


74190是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74191相同。

74192是双时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74193相同。

2. 十进制异步计数器

● 十进制异步加法计数器

状态图



选用4个 CP 上升沿触发的 D 触发器: FF_0 、 FF_1 、 FF_2 、 FF_3 表示。


输出方程:

$$C = Q_3^n Q_0^n$$

$Q_3^n Q_2^n$ $Q_1^n Q_0^n$					
		00	01	11	10
00		0	0	×	0
01		0	0	×	1
11		0	0	×	×
10		0	0	×	×

C 的卡诺图

时序图



选择时钟脉冲的一个基本原则：在满足翻转要求的条件下，触发沿越少越好。


时钟方程

FF₀每输入一个CP翻转一次，只能选CP。 $CP_0 = CP$

FF₁在t₂、t₄、t₆、t₈时刻翻转，可选 $\overline{Q_0}$ 。 $CP_1 = \overline{Q_0}$

FF₂在t₄、t₈时刻翻转，可选 $\overline{Q_1}$ 。 $CP_2 = \overline{Q_1}$

FF₃在t₈、t₁₀时刻翻转，可选 $\overline{Q_0}$ 。 $CP_3 = \overline{Q_0}$



状态方程

$Q_1^n Q_0^n \backslash Q_3^n Q_2^n$					
		00	01	11	10
00		×	×	×	×
01		0	0	×	0
11		0	1	×	×
10		×	×	×	×

(d) Q_3^{n+1} 的卡诺图

注意: 在每个 CP 脉冲的有效沿到来时, 不具备时钟条件的触发器的现态所对应的最小项, 应当做约束项处理。

$$Q_0^{n+1} = \overline{Q_0}^n$$

$$Q_1^{n+1} = \overline{Q_3}^n \overline{Q_1}^n$$

$$Q_2^{n+1} = \overline{Q_2}^n$$


$$Q_3^{n+1} = Q_2^n Q_1^n$$

比较，得驱动方程：

$$\begin{cases} Q_0^{n+1} = \overline{Q_0}^n \\ Q_1^{n+1} = \overline{Q_3}^n \overline{Q_1}^n \\ Q_2^{n+1} = \overline{Q_2}^n \\ Q_3^{n+1} = Q_2^n Q_1^n \end{cases}$$

$$Q^{n+1} = D$$


$$\begin{cases} D_0 = \overline{Q_0}^n \\ D_1 = \overline{Q_3}^n \overline{Q_1}^n \\ D_2 = \overline{Q_2}^n \\ D_3 = Q_2^n Q_1^n \end{cases}$$



将无效状态1010~1111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。

● 十进制异步减法计数器

状态图



选用4个 CP 上升沿触发的 JK 触发器: FF_0 、 FF_1 、 FF_2 、 FF_3 。


输出方程:

$$B = \overline{Q_3^n} \overline{Q_2^n} \overline{Q_1^n} \overline{Q_0^n}$$

$Q_3^n Q_2^n$					
$Q_1^n Q_0^n$		00	01	11	10
		00	01	11	10
00		1	0	×	0
01		0	0	×	0
11		0	0	×	×
10		0	0	×	×

B 的卡诺图

时序图



选择时钟脉冲的一个基本原则：在满足翻转要求的条件下，触发沿越少越好。

时钟方程

FF₀每输入一个CP翻转一次，只能选CP。

FF₁在t₃、t₅、t₇、t₉时刻翻转，可选Q₀。

FF₂在t₃、t₇时刻翻转，可选Q₁。


FF₃在t₁、t₃时刻翻转，可选Q₀。

$$CP_0 = CP$$

$$CP_1 = Q_0$$

$$CP_2 = Q_1$$

$$CP_3 = Q_0$$



状态方程

$Q_3^n Q_2^n$					
$Q_1^n Q_0^n$	00	01	11	10	
00	1	0	×	0	
01	×	×	×	×	
11	×	×	×	×	
10	0	0	×	×	

(d) Q_3^{n+1} 的卡诺图

$$Q_0^{n+1} = \overline{Q_0^n}$$

$$Q_1^{n+1} = Q_3^n \overline{Q_1^n} + Q_2^n \overline{Q_1^n}$$

$$Q_2^{n+1} = \overline{Q_2^n}$$

$$Q_3^{n+1} = \overline{Q_3^n} \overline{Q_2^n} \overline{Q_1^n}$$

4.2.4 N进制计数器

获得N进制计数器常用的方法

- 用时钟触发器和门电路进行设计
- 用集成计数器构成：利用清零端或置数端，实现归零,让电路跳过某些状态

1、用同步清零端或置数端归零构成N进制计数器

同步方式：当CP触发沿到来时完成清零或置数。

- (1) 写出状态 S_{N-1} 的二进制代码。
- (2) 求归零逻辑，即求同步清零端或置数端信号的逻辑表达式。
- (3) 画连线图。

2、用异步清零端或置数端归零构成N进制计数器


异步方式：计数器的清零或置数与CP脉冲无关。

- (1) 写出状态 S_N 的二进制代码。
- (2) 求归零逻辑，即求异步清零端或置数端信号的逻辑表达式。
- (3) 画连线图。


在集成计数器中

- 同步清零、置数：74LS163
- 异步清零、置数：74LS193、74LS197、74LS192、74LS290
- 异步清零、同步置数：74LS161、74LS160
- 只能异步清零：如CC4520、74LS190、74LS191

例1 用四位二进制同步加法计数器74LS163（同步清零、置数）来构成一个十二进制计数器。



(a) 引脚排列图



(b) 逻辑功能示意图


(1) 写出状态 S_{N-1} (自然序编码)的二进制代码:

$$S_{N-1} = S_{12-1} = S_{11} = 1011$$


(2) 求归零逻辑:

$$\overline{CR} = \overline{LD} = \overline{P}_{N-1} = \overline{P}_{11}, P_{N-1} = P_{11} = Q_3^n Q_1^n Q_0^n$$

(3) 画连线图:




(a) 用同步清零端 $\overline{CR}$ 归零



(b) 用同步置数端 $\overline{LD}$ 归零

1011状态的下一个CP脉冲到来时, 共计数12个脉冲, 使进位 $P=1$, 完成归0。



$Q_1^n Q_0^n$		$Q_3^n Q_2^n$			
		00	01	11	10
00	00	0	0	0	0
01	01	0	0	0	0
11	11	×	×	×	×
10	10	0	0	1	0

P 的卡诺图


$D_0 \sim D_3$ 可随意处理

$D_0 \sim D_3$ 必须都接0


例2

用74LS197（异步清零、置数）来构成一个十二进制计数器。

4位集成二进制异步加法计数器74LS197



(a) 引脚排列图



(b) 逻辑功能示意图

① $\overline{CR}=0$ 时异步清零。

② $\overline{CR}=1$ 、 $CT/\overline{LD}=0$ 时异步置数。

③ $\overline{CR}=CT/\overline{LD}=1$ 时，异步加法计数。若将输入时钟脉冲 CP 加在 CP_0 端、把 Q_0 与 CP_1 连接起来，则构成4位二进制即16进制异步加法计数器。若将 CP 加在 CP_1 端，则构成3位二进制数即8进制计数器， FF_0 不工作。如果只将 CP 加在 CP_0 端， CP_1 接0或1，则形成1位二进制即二进制计数器。因此它也叫做二-八-十六进制计数器。


1100状态下已经计数12个脉冲，使进位 $P=1$ ，立即归0。

Diagram illustrating a carry chain in a 4-bit ripple-carry adder. The top row shows the carry propagation from 0000 to 0110, with carry-in 0. The bottom row shows the carry propagation from 1110 to 1000, with carry-in 1. A red line connects the carry-out of the bottom row to the carry-in of the top row, labeled "P (进位)". The carry chain is highlighted in red, and the carry-in 1 is highlighted in green.

$$\overline{CR} = \overline{LD} = \overline{P_N} = \overline{P_{12}}, \quad P_N = P_{12} = Q_3^n Q_2^n$$

		$Q_1^n Q_0^n$			
		00	01	11	10
$Q_3^n Q_2^n$	00	0	0	0	0
	01	0	0	0	0
	11	1	×	×	×
	10	0	0	0	0

(3) 画连线图




$D_0 \sim D_3$ 必须都接0

例 用74LS161（异步清零、同步置数）来构成一个十二进制计数器。

用异步清零端 $\overline{CR}$ 归零

$$S_N = S_{12} = 1100$$

$$\overline{CR} = \overline{Q_3^n Q_2^n}$$




$D_0 \sim D_3$ 可随意处理

用同步置数端 $\overline{LD}$ 归零


$$S_{N-1} = S_{11} = 1011$$

$$\overline{LD} = \overline{Q_3^n Q_1^n Q_0^n}$$



$D_0 \sim D_3$ 必须都接0


提高归零可靠性的方法



$\bar{S}=1, \bar{R}=0$ $Q=0, \bar{Q}=1$ (上升沿前)
 $\bar{S}=0, \bar{R}=1$ $Q=1, \bar{Q}=0$ (归0, $CP=1$)
 $\bar{S}=1, \bar{R}=1$ $Q=1, \bar{Q}=0$ (保持, $CP=1$)
 $\bar{S}=1, \bar{R}=0$ $Q=0, \bar{Q}=1$, ($CP=0$)

原因：计数器中各触发器的动态特性和带负载情况的不同，以及各种干扰信号的存在，可能出现有的触发器已经归零，有的还仍然处于原来的1状态，例如采用**异步归零**时，只要有一个触发器翻转到0状态， S_N 就会消失，归零信号就会撤销，没有翻转的触发器无法再归零


可靠归零方法：利用一个基本RS触发器将 $\bar{CR}=0$ 或 $\bar{LD}=0$ 暂存一下，从而保证归零信号有足够的作用时间(CP高电平期间)




使用 CP 下降沿触发的集成计数器时，
电路中需增加一个反相器

计数器容量的扩展

异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。



(a) 引脚排列图




(b) 逻辑功能示意图

集成异步计数器 74LS90 的功能表


输 入						输 出			
R_{0A}	R_{0B}	S_{0A}	S_{0B}	CP_0	CP_1	Q_3	Q_2	Q_1	Q_0
1	1	0	×	×	×	0	0	0	0
1	1	×	0	×	×	0	0	0	0
×	×	1	1	×	×	1	0	0	1
×	0	×	0	↓	0	二进制计数			
×	0	0	×	0	↓	五进制计数			
0	×	×	0	↓	Q_0	8421 码十进制计数			
0	×	0	×	Q_3	↓	5421 码十进制计数			

如下连接方法：两计数器均按8421码计数，N1每计10个数，N2计1个数，到N2计满10个数归零时，共计10*10个数，因此这是一个100进制计数器。



100进制计数器

64进制计数器




两芯片均按8421码十进制计数，当 $R_{0A} \cdot R_{0B} = Q_2 \cdot Q_5 \cdot Q_6 = 1$ 时归零，即BCD码64归零。因此相当于64进制计数。

集成异步计数器 74LS90 的功能表


输 入						输 出			
R_{0A}	R_{0B}	S_{9A}	S_{9B}	CP_0	CP_1	Q_3	Q_2	Q_1	Q_0
1	1	0	×	×	×	0	0	0	0
1	1	×	0	×	×	0	0	0	0
×	×	1	1	×	×	1	0	0	1
×	0	×	0	↓	0	二进制计数			
×	0	0	×	0	↓	五进制计数			
0	×	×	0	↓	Q_0	8421 码十进制计数			
0	×	0	×	Q_3	↓	5421 码十进制计数			

BCD码64

- 计数器有进位或借位输出端，可以选择合适的进位或借位输出信号来驱动下一级计数器计数
- 计数器级联的方式
 - 基本接法
 - 改进接法



$$CO = CT_T Q_3 Q_2 Q_1 Q_0$$



12位二进制计数器（快速计数方式）

在此种接线方式中，只要片1的各位输出都为1，一旦片0的各位输出都为1，片2立即可以接收进位信号进行计数，不会像基本接法中那样，需要经历片1的传输延迟，所以工作速度较高。这种接线方式的工作速度与计数器的位数无关。